

KOREAN PATENT ABSTRACTS(KR)

Document Code:A

(11) Publication No.1020020023600 (21) Application No.1020000056000

(43) Publication.Date. 20020329

(22) Application Date. 20000923

(51) IPC Code:

H01L 21/66

(71) Applicant:

STS SEMICONDUCTOR & TELECOMMUNICATIONS CO., LTD.

(72) Inventor:

LEE, BYEONG TAEK NOH, MYEONG GAP PARK, GAP JEONG PARK, JIN WAN

(30) Priority:

(54) Title of Invention

ELECTRICAL TEST SYSTEM OF SEMICONDUCTOR DEVICE MOUNTING ONE HANDLER ON TWO STATION TESTERS AND *TESTING METHOD THEREOF*

Representative drawing

반도체 테스터 (Semiconductor testing 100 equipment) -110 112-검사신호 멀티플렉서 102 Multiplexer for test signal 테스터 해드 (tester head) 104 DUT 보드 106 (Device under testing board) 멀티 핸들러 108 (Multi-handler)

(57) Abstract:

PURPOSE: An electrical test system of a semiconductor device mounting one handler on two station testers is provided to reduce an area occupied by a place for an electrical test of a semiconductor package and to decrease the number of handlers and device under testing(DUT) boards, by mounting one handler on a tester.

CONSTITUTION: The tester has two test signal transmission lines capable of being sent to a station. A test signal multiplexer can transmit the two test signal transmission lines to a path. One test head is connected to one test signal transmission line from the test signal multiplexer. A multi handler is connected to the test head. An interface signal transmission line is connected between the tester and the multi handler.

© KIPO 2002

f display of image is failed, press (F5)

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. 7 HO1L 21/66	(11) 공개번호 특2002-0023600 (43) 공개일자 2002년03월29일
(21) 출원번호 (22) 출원일자	10-2000-0056000 2000년 09월 23일
(71) 출원인	에스티에스반도체통신 주식회사
(72) 발명자	충남 천안시 차암동 4-1 이병택
•	충청남도천안시신방동한라동백2차아파트105동2406호
	박진완
	충청남도천안시쌍용동선경아파트104동1603호
	박갑정
	충청남도천안시신방동신동아아파트140동305호
	노명갑
(74) 대리인	충청남도천안시쌍용동388-2현대아파트302동1503호 이영필, 최흥수, 이해영
<i>심사청구 : 있음</i>	

(54) 두 개의 스테이션용 테스터에 한 개의 핸들러를 장착하는반도체 소자의 전기적 검사시스템 및 그 검사방법

요약

두 개의 스테이션용 검사신호 전송라인을 테스터에 한 개의 핸들러만 연결함으로써 생산성을 향상시킬수 있는 반도체 소자의 전기적 검사시스템 및 이를 이용한 검사방법에 관해 개시한다. 본 발명은, 두 개의 스테이션으로 보낼 수 있는 검사신호 전송라인을 갖는 테스터, 상기 테스터와 연결된 검사신호 멀티플렉서, 상기 검사신호 멀티플렉서와 연결된 한 개의 테스트 해드, 상기 테스트 해드와 연결된 멀티핸들러 및 상기 테스터와 멀티 핸들러를 연결하는 인터페이스 신호전송 라인을 포함하는 반도체 소자의전기적 검사시스템에서, 상기 검사신호 멀티플렉서를 통해서 두 개의 검사신호 전송라인의 신호를 한 개로 통합하는 단계와, 상기 통합된 검사신호 전송라인의 신호를 이용하여 상기 멀티 핸들러에서 한 개의반도체 소자를 검사하는 동안에 검사가 완료된 다른 반도체 소자를 분류하고, 또 다른 새로운 반도체 소자를 로딩하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법을 제공한다.

대표도

도3

명세서

도면의 간단한 설명

도 1은 종래기술에 의해 두 개의 스테이션을 갖는 테스터에 두 개의 핸들러를 장착한 경우의 반도체 소 자의 전기적 검사시스템을 도시한 블록도이다.

도 2는 도 1의 전기적 검사시스템에서 수행되는 검사방법을 설명하기 위해 도시한 플루챠트(flow chart) 이다.

도 3은 본 발명에 의해 두 개의 스테이션을 갖는 테스터에 한 개의 핸들러를 장착한 경우의 반도체 소자의 전기적 검사시스템을 도시한 블록도이다.

도 4는 도 3의 전기적 검사시스템에서 수행되는 검사방법을 설명하기 위해 도시한 플루챠트(flow chart) 이다.

* 도면의 주요부분에 대한 부호의 설명 *

100: 반도체 테스터,

102: 검사신호 멀티플렉서,

104: 테스터 해드.

106: DUT 보드,

108: 멀티 핸들러,

110: 검사신호 전송라인,

112: 인터페이스 신호전송 라인.

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 반도체 소자의 전기적 검사장치 및 이를 이용한 전기적 검사방법에 관한 것이다.

웨이퍼 상태에서 반도체 패키지 형태로 조립이 끝난 반도체 소자는 사용자에게 최종적으로 전달되기 앞서, 그 기능을 전기적으로 검사하게 된다. 이때, 사용되는 장비가 테스터(tester) 및 핸들러(handler)이다. 상기 테스터는 파형발생기, 전류/전압 발생기 및 전류/전압측정기 등을 내부에 장작하고, 검사프로그램에 따라서 반도체 소자의 전기적 기능을 검사하는 장치이다. 상기 핸들러(handler)는 반도체패키지의 전기적 기능검사가 자동적으로 진행되도록 도와주는 일종의 로봇으로 반도체 패키지의 로딩 및 언로딩(unloading), 검사결과에 따른 분류(sorting)를 수행하는 자동화 장비이다.

먼저, 본 발명에서 사용되는 용어에 대한 설명을 하기로 한다.

테스터(tester)에 있는 스테이션이란, 하나의 테스터에서 전기적 기능 검사가 수행되는 장소를 가리킨다. 따라서 스테이션은 테스트 해드에 연결된 하나의 핸들러를 통칭하는 명칭이다. 일반적인 테스터에는 2개의 스테이션이 만들어진다.

테스터 해드(tester head)란, 테스터에 핸들러를 붙일 수 있도록 된 일종의 게이트(gate)를 말하며, 2 스테이션을 구현하기 위해서는 2개의 테스터 해드를 가져야 하며, 하나의 스테이션을 구현하기 위해서는 1개의 테스터 해드를 구성해야 한다. 스테이션과 마찬가지로 일반적인 테스터에는 2개의 테스터 해드가 만들어진다.

검사신호 전송라인이란, 반도체 패키지의 기능을 검사하기 위한 전압, 전류, 파형등이 양방향으로 전송되는 신호라인을 의미하며 궁극적으로 테스터의 내부와 반도체 패키지의 리드(lead)를 연결한다. 또한, 인터페이스 신호전송 라인은, 핸들러를 제어하기 위한 신호가 양방향으로 전송되는 선로로서 테스터의 내부와 핸들러사이에 연결된다.

DUT(Device Under Testing) 보드란, 일반적인 외형은 소켓에 인쇄회로기판이 연결된 형태로서, 반도체 패키지를 그 형태에 맞게 소켓으로 고정시켜, 각각의 리드를 테스터 내부와 연결시킬 수 있는 소켓핀 및 인쇄회로 배선을 포함하는 보드를 의미한다.

도 1은 종래기술에 의해 두 개의 스테이션을 갖는 테스터에 두 개의 핸들러를 장착한 경우의 반도체 소 자의 전기적 검사시스템을 도시한 블록도이고, 도 2는 도 1의 전기적 검사시스템에서 수행되는 검사방법 을 설명하기 위해 도시한 플루챠트(flow chart)이다.

도 1 및 도 2를 창조하면, 일반적인 반도체 테스터(10)는 2개의 스테이션(12, 14)을 보유한다. 이때, 제1 스테이션(12)은 상기 테스터의 검사신호 전송라인(20)과 연결된 제1 테스터 해드(22), 제1 DUT 보드(24) 및 제1 핸들러(26)가 한 세트로 구성되어 반도체 소자의 전기적 검사가 수행되며, 제2 스테이션(14)은 상기 테스터의 검사신호 전송라인(30)과 연결된 제2 테스터 해드(32), 제2 DUT 보드(34) 및 제1 핸들러(36)가 한 세트로 구성되어 반도체 소자의 전기적 검사를 수행한다. 즉, 종래기술에 의하면, 하나의 반도체 소자의 전기적 검사 시스템을 구성하기 위해서는, 두 개의 테스트 해드(22,32), 두 개의 DUT 보드(24, 34), 두 개의 핸들러(26, 36)가 필요하다. 이때, 핸들러(26, 36) 내에는 하나의 분류수단(sorter) 및 하나의 분류된 반도체 소자가 쌓이는 레인(lane)이 있다.

따라서, 제1 스테이션(12)에서 검사가 수행되는 동안에, 제2 스테이션(14)에서는 검사가 끝난 반도체 패키지를 분류하여 언로딩하고, 새로운 반도체 패키지를 검사를 위해 로딩하게 된다. 상기 작동이 끝나면 반대로 제2 스테이션(14)에서 검사가 수행되는 동안에, 제1 스테이션(12)에서는 검사가 끝난 반도체 패키지를 분류하여 언로딩하고, 새로운 반도체 패키지를 검사를 위해 로딩하게 된다. 따라서, 반도체 테스터 내에 내장된 마이크로프로세서(Microprocessor)는 아이들 타임(idle time)없이 작동을 하게 된다.

만약 하나의 테스터에 하나의 스테이션만 구성한다면, 상기 분류 및 새로운 반도체 패키지의 로딩이 이루어지는 동안에 반도체 테스터(10) 내의 마이크로 프로세서가 아이들 타임(idle time)을 갖게 되어 반도체 테스터(10)의 가동효율이 떨어지게 된다.

종래기술에 의한 반도체 소자의 검사방법을 도2의 플루챠트를 통해 상세히 설명하면, 먼저 제1 스테이션에 인터페이스 신호전송 라인을 통해 검사시작 신호를 전송하고, 검사신호 전송라인을 통해 제1 테스터해드에서 검사를 시작한다. 이어서, 제1 스테이션에서 검사 마침 신호(EOT: End Of Testing signal)를 전송하면, 테스터는 아이들 타임(idle time) 없이 곧바로 제2 스테이션에서 검사를 시작하는 신호를 전송하고 검사에 들어간다. 이렇게 하나의 스테이션에서 검사를 수행하는 동안에, 다른 스테이션에서는 분류 및 로딩을 수행하는 반복 과정을 수행하다가 반도체 소자에 대한 전기적 검사를 마치게 된다.

그러나, 상술한 종래기술은 다음과 같은 개선의 여지를 가지고 있다.

첫째, 반도체 패키지에 대한 검사가 이루어지는 제한된 장소 내에 비교적 용적률이 큰 핸들러를 하나의 테스터당 2개나 장착해야 한다. 때문에 검사공간이 많이 필요하게 된다. 또한 고가의 핸들러가 많이 필요하게 된다.

둘째, 작업자가 하나의 테스터에 연결된 2대의 핸들러에서 검사가 끝난 반도체 패키지 무더기(lot)들을 처리해야 하기 때문에 많은 인력이 소요되어 생산성이 떨어지게 된다.

발명이 이루고자하는 기술적 과제

본 발명이 이루고자 하는 기술적 과제는 하나의 테스터에 하나의 핸들러를 장착하여 반도체 패키지의 전 기적 검사를 수행하면서도 테스터에서 발생하는 아이들 타임을 방지하여 반도체 패키지의 전기적 검사공 정에서 공간, 장비 및 인력의 소요를 줄여 생산성을 개선할 수 있는 반도체 소자의 전기적 검사시스템을 제공하는데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 소자의 전기적 검사시스템을 이용한 반도체 소자의 전기적 검사방법을 제공하는데 있다.

발명의 구성 및 작용

상기 기술적 과제를 달성하기 위하여 본 발명은, 두 개의 스테이션(station)으로 보낼 수 있는 검사신호 전송라인을 갖는 테스터(tester)와, 상기 두 개의 검사신호 전송라인을 한 개의 선로로 전송할 수 있는 검사신호 멀티플렉서(multiplexer)와, 상기 검사신호 멀티플렉서에서 나온 한 개의 검사신호 전송라인에 연결되는 한 개의 테스트 해드(test head)와, 상기 테스터 해드에 연결되는 멀티 핸들러(multi handler) 및 상기 테스터와 상기 멀티 핸들러사이에 연결된 인터페이스(interface) 신호전송 라인을 구비하는 것을 특징으로 하는 반도체 소자의 전기적 검사시스템을 제공한다.

본 발명의 바람직한 실시예에 의하면, 상기 테스터(tester)는 아날로그(analog) 반도체 소자를 검사하는 테스터이고, 상기 인터페이스 신호전송 라인은 상기 두 개의 검사신호 전송라인에 대한 검사시작 신호, 검사끝남 신호 및 분류 신호를 상기 핸들러와 교신할 수 있는 구조인 것이 적합하다.

바람직하게는, 상기 멀티 핸들러는 검사가 이루어지는 곳이 두 개이며, 검사된 반도체 소자를 분류할 수 있는 수단이 두 개이며, 분류가 끝난 반도체 소자를 보관하는 레인(lane)이 두 개인 것이 적합하다.

상기 다른 기술적 과제를 달성하기 위하여 본 발영은, 두 개의 스테이션으로 보낼 수 있는 검사신호 전송라인을 갖는 테스터, 상기 테스터와 연결된 검사신호 멀티플렉서, 상기 검사신호 멀티플렉서와 연결된한 개의 테스트 해드, 상기 테스트 해드와 연결된 멀티 핸들러 및 상기 테스터와 멀티 핸들러를 연결하는 인터페이스 신호전송 라인을 포함하는 반도체 소자의 전기적 검사방법에 있어서, 상기 검사신호 멀티플렉서를 통해서 두 개의 검사신호 전송라인의 신호를한 개로 통합하는 단계 및 상기 통합된 검사신호 전송라인의 신호를 이용하여 상기 멀티 핸들러에서한 개의 반도체 소자를 검사하는 동안에 검사가완료된 다른 반도체 소자를 분류하고 또 다른 새로운 반도체 소자를 로딩하는 단계를 구비하는 것을 특징으로하는 반도체 소자의 전기적 검사방법을 제공한다.

본 발명에 따르면, 핸들러의 사용댓수를 테스터당 2대에서 한 대로 줄임으로 말미암아, 반도체 패키지의 전기적 검사가 이루어지는 장소의 면적을 줄일 수 있고, 핸들러 및 DUT 보드의 수요를 줄일 수 있고, 검 사 인력을 줄일 수 있기 때문에, 생산성을 향상시킬 수 있다.

이하. 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

도 3은 본 발명에 의해 두 개의 스테이션을 갖는 테스터에 한 개의 핸들러를 장착한 경우의 반도체 소자의 전기적 검사시스템을 도시한 블록도이다.

도 3을 참조하면, 본 발명에 의한 반도체 소자의 전기적 검사시스템의 구성은, 두 개의스테이션(station)으로 보낼 수 있는 검사신호 전송라인(110)을 갖는 테스터(100)와, 상기 두 개의 검사신호 전송라인(110)을 한 개의 선로로 전송할 수 있는 검사신호 멀티플렉서(102)와, 상기 검사신호 멀티플렉서(102)에서 나온 한 개의 검사신호 전송라인에 연결되는 한 개의 테스트 해드(104)와, 상기 테스터 해드(104)에 연결되는 멀티 핸들러(106) 및 상기 테스터와 상기 멀티 핸들러사이에 연결된인터페이스(interface) 신호전송 라인으로 이루어진다. 상기 테스터 해드(104)와 상기 멀티 핸들러(108)는 DUT 보드(106)를 통하여 서로 연결된다.

여기서, 본 발명의 목적을 달성하는 주요수단이 되는 것은 검사신호 멀티플렉서(102), 멀티 핸들러(108) 및 인터페이스 신호전송 라인(112)이다. 즉, 멀티플렉서(102)는 두 개의 검사신호 전송라인(110)을 하나로 묶어서 반도체 패키지의 전기적 검사를 위한 신호를 멀티 핸들러(108)로 전송해 줌으로써 기존의 사용되는 핸들러의 대수를 두 대에서 한 대로 축소시켜 준다. 그리고 테스터(100) 내부의 마이크로 프로세서의 아이들 타임(idle time)을 방지하는 수단이 된다.

또한 멀티 핸들러(108) 역시, 기존에는 하나의 핸들러에 하나의 검사지점, 하나의 분류수단, 검사가 끝 난 반도체 패키지를 적재하는 레인이 하나였으나, 본 발명에서는 두 개의 검사지점, 두 개의 분류수단, 두 개의 적재 레인이 존재하게 된다. 따라서, 상기 멀티 핸들러(108)를 제어하는 인터페이스 신호전송 라인(112) 역시 상기 두 개의 검사신호 전송라인(110)에 대한 검사시작 신호, 검사끝남 신호 및 분류 신호를 상기 핸들러와 교신할 수 있는 구조이어야 한다.

이러한 반도체 소자의 전기적 검사시스템을 구현할 수 있는 반도체 검사 장비는 아날로그 반도체 소자를 검사하기 위한 검사 장비인 것이 적합하다. 일 예로, 대표적인 아날로그 반도체 테스터인 테레다인사(Teradyne Corp.)의 A360 장비에서, 본 발명을 구현하는 구체적인 수단이 되는 검사신호 멀티 플렉서(102)를 제작하였다.

도 4는 도3의 전기적 검사시스템에서 수행되는 검사방법을 설명하기 위해 도시한 플루챠트(flowOchart)이다.

도 4를 참조하면, 먼저 본 발명에 의한 반도체 소자의 전기적 검사방법은, 상기 검사신호 멀티플렉서를 통해서 두 개의 검사신호 전송라인의 신호를 한 개로 통합한다. 그 후, 상기 통합된 검사신호 전송라인 의 신호를 이용하여 상기 멀티 핸들러에서 한 개의 반도체 소자를 검사하는 동안에 검사가 완료된 다른 반도체 소자를 분류하고 새로운 반도체 소자를 로딩한다. 따라서, 본 발명에서 사용되는 멀티 핸들러가 두 개의 검사지점 및 두 개의 분류수단 및 두 개의 적재레 인을 구비하고 있기 때문에, 테스터는 시분할(time sharing) 방식으로 검사신호를 전송하되, 전기적 검 사가 이루어지는 동안에 아이들 타임(idle time)이 없이 계속 작동하게 된다. 그러므로 핸들러를 한 대 를 장착함으로써 발생하는 테스터의 가동효율이 떨어지는 문제를 방지할 수 있다.

상술한 반도체 소자의 전기적 검사방법을 상세히 기재하면 다음과 같다.

먼저, 제1 검사신호 전송라인으로 검사신호를 전송하면, 상기 검사신호에 따라 테스터 해드, DUT 보드를 통해 핸들러에서 검사를 시작하게 된다. 그 후, 제1 검사신호 전송라인에 의한 검사가 끝남과 동시에 제2 검사신호 전송라인에 의한 검사를 멀티 핸들러에서 수행하게 된다. 이와 동시에 상기 제2 검사신호 전송라인에 의한 검사가 이루어지는 동안에, 멀티 핸들러에서는 제1 검사신호 전송라인의 신호에 의하여 도출된 검사 결과에 따라서 반도체 패키지를 분류하여 적재레인으로 언로딩하고, 검사를 해야할 새로운 반도체 패키지를 로딩하게 된다. 이러한 일련의 검사 단계를 반복하여 검사를 종료한다.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

발명의 효과

따라서, 상술한 본 발명에 따르면, 첫째, 테스터에 핸들러를 한 대만 장착함으로써, 첫째 반도체 패키 지의 전기적 검사장소의 면적을 줄일 수 있고, 둘째, 핸들러 및 DUT 보드의 수요를 줄일 수 있고, 셋째, 검사 인력을 줄일 수 있기 때문에 반도체 패키지의 전기적 검사공정에 있어서 전반적인 생산성을 향상시 킬 수 있다.

(57) 청구의 범위

청구항 1

두 개의 스테이션(station)으로 보낼 수 있는 검사신호 전송라인을 갖는 테스터(tester);

상기 두 개의 검사신호 전송라인을 한 개의 선로로 전송할 수 있는 검사신호 멀티플렉서(multiplexer);

상기 검사신호 멀티플렉서에서 나온 한 개의 검사신호 전송라인에 연결되는 한 개의 테스트 해드(test head);

상기 테스터 해드에 연결되는 멀티 핸들러(multi handler); 및

상기 테스터와 상기 멀티 핸들러사이에 연결된 인터페이스(interface) 신호전송 라인을 구비하는 것을 특징으로 하는 반도체 소자의 전기적 검사시스템.

청구항 2

제1항에 있어서,

상기 테스터(tester)는 아날로그(analog) 반도체 소자를 검사하는 테스터인 것을 특징으로 하는 반도체 소자의 전기적 검사시스템.

청구항 3

제1항에 있어서,

상기 멀티 핸들러는 검사가 이루어지는 곳이 두 개이며, 검사된 반도체 소자를 분류할 수 있는 수단이 두 개이며, 분류가 끝난 반도체 소자를 보관하는 레인(lane)이 두 개인 것을 특징으로 하는 반도체 소자의 전기적 검사시스템.

청구항 4

제1항에 있어서,

상기 인터페이스 신호전송 라인은 상기 두 개의 검사신호 전송라인에 대한 검사시작 신호, 검사끝남 신호 및 분류 신호를 상기 핸들러와 교신할 수 있는 구조인 것을 특징으로 하는 반도체 소자의 전기적 검사시스템.

청구항 5

제1항에 있어서,

상기 테스터는 시분할(time sharing) 방식으로 검사신호를 전송하되, 전기적 검사가 이루어지는 동안에 아이들 타임(idle time)이 없이 작동되는 것을 특징으로 하는 반도체 소자의 전기적 검사시스템.

청구항 6

두 개의 스테이션으로 보낼 수 있는 검사신호 전송라인을 갖는 테스터, 상기 테스터와 연결된 검사신호 멀티플렉서, 상기 검사신호 멀티플렉서와 연결된 한 개의 테스트 해드, 상기 테스트 해드와 연결된 멀티 핸들러 및 상기 테스터와 멀티 핸들러를 연결하는 인터페이스 신호전송 라인을 포함하는 반도체 소자의 전기적 검사방법에 있어서,

상기 검사신호 멀티플렉서를 통해서 두 개의 검사신호 전송라인의 신호를 한 개로 통합하는 단계; 및

샹기 통합된 검사신호 전송라인의 신호를 이용하여 상기 멀티 핸들러에서 한 개의 반도체 소자를 검사하

는 동안에 검사가 완료된 다른 반도체 소자를 분류하고 또 다른 새로운 반도체 소자를 로딩하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.

청구항 7

제6항에 있어서.

상기 멀티 핸들러는 검사가 이루어지는 곳이 두 개이며, 검사된 반도체 소자를 분류할 수 있는 수단이 두 개이며, 분류가 끝난 반도체 소자를 보관하는 레인이 두 개인 것을 사용하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.

청구항 8

제6항에 있어서,

상기 인터페이스 신호전송 라인은 상기 두 개의 검사신호 전송라인에 대한 검사시작 신호, 검사끝남 신호 및 분류 신호를 상기 핸들러와 교신할 수 있는 구조를 갖는 인터페이스 신호전송 라인을 사용하는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.


청구항 9

제6항에 있어서,


상기 테스터 해드와 상기 멀티 핸들러는 DUT 보드를 통하여 연결시키는 것을 특징으로 하는 반도체 소자의 전기적 검사방법.

도면

도면1



도면2



도면3

